TSMC šią savaitę aprašė savo naujos kartos tranzistorių technologiją IEEE tarptautiniame elektroninių įrenginių susitikime (IEDM) San Franciske. N2 arba 2 nanometrų technologija yra puslaidininkių liejyklos milžino pirmasis žingsnis į naują tranzistorių architektūrą, vadinamą „nanosheet“ arba „gate-all-around“.
„Samsung“ turi panašių įrenginių gamybos procesą, o „Intel“ ir TSMC tikisi juos gaminti 2025 m.
Palyginti su šiuo metu pažangiausiu TSMC procesu N3 (3 nanometrų), naujoji technologija siūlo iki 15 procentų pagreitį arba net 30 procentų didesnį energijos vartojimo efektyvumą, o tankis padidėja 15 procentų.
N2 yra „daugiau nei ketverių metų darbo vaisius“, IEDM inžinieriams sakė Geoffrey Yeap, TSMC tyrimų ir plėtros bei pažangių technologijų viceprezidentas. Šiandieninio tranzistoriaus FinFET širdyje yra vertikalus silicio pelekas. Vietoj nanosluoksnių arba universalių tranzistorių yra krūva siaurų silicio juostelių.
Skirtumas ne tik leidžia geriau valdyti srovės srautą per įrenginį, bet ir leidžia inžinieriams gaminti įvairesnius įrenginius, darant platesnius ar siauresnius nanoskopus. „FinFET“ galėtų suteikti tokią įvairovę tik padauginus įrenginio pelekų skaičių, pvz., įrenginį su vienu ar dviem ar trimis pelekais. Tačiau nanoskopinės plokštės suteikia dizaineriams galimybę pasirinkti gradacijas tarp jų, pvz., 1,5 pelekų ekvivalentą arba bet ką, kas geriau tiktų konkrečiai loginei grandinei.
TSMC technologija, vadinama Nanoflex, leidžia sukurti skirtingas logines ląsteles naudojant skirtingą nanoskopąpločiai toje pačioje lustoje. Loginės ląstelės, pagamintos iš siaurų įrenginių, gali sudaryti bendrą lusto logiką, o procesoriaus branduolius sudarytų tie, kurie turi platesnius nanoskopus, galinčius valdyti daugiau srovės ir greičiau perjungti.
Nano lapo lankstumas turi ypač didelę įtaką SRAM – pagrindinei procesoriaus lustinei atminčiai. Jau keletą kartų ši raktų grandinė, sudaryta iš 6 tranzistorių, nesitraukė taip greitai, kaip kitos logikos. Tačiau atrodo, kad N2 nutraukė šį mastelio sąstingio ruožą, todėl „Yeap“ apibūdino kaip tankiausią SRAM elementą iki šiol: 38 megabitai kvadratiniame milimetre arba 11 procentų daugiau nei ankstesnė technologija N3. N3, palyginti su savo pirmtaku, padidino tik 6 proc. „SRAM atneša natūralų naudą, kai eina visapusiškai“, – sako Yeap.
Ateities vartų visapusiški tranzistoriai
Nors TSMC pateikė išsamią informaciją apie kitų metų tranzistorių, „Intel“ ištyrė, kiek laiko pramonė galėtų jį sumažinti. „Intel“ atsakymas: ilgiau, nei manyta iš pradžių.
„Nano lapų architektūra iš tikrųjų yra paskutinė tranzistorių architektūros riba“, – inžinieriams sakė Ashish Agrawal, „Intel“ komponentų tyrimų grupės silicio technologas. Netgi būsimi papildomi FET (CFET) įrenginiai, kurie galbūt bus pristatyti 2030-ųjų viduryje, yra pagaminti iš nanosluoksnių. Taigi svarbu, kad mokslininkai suprastų savo ribas, sakė Agrawal.
„Neatsitrenkėme į sieną. Tai įmanoma, o štai įrodymas… Mes gaminame tikrai gana gerą tranzistorių. – Sanjay Natarajan, „Intel“.
„Intel“ įrodė, kad tranzistorius su 6 nanometrų vartų ilgiu veikia gerai.Intel
„Intel“ ištyrė kritinį mastelio koeficientą, vartų ilgį, kuris yra atstumas, kurį įveikia vartai tarp tranzistoriaus šaltinio ir nutekėjimo. Vartai kontroliuoja srovės srautą per įrenginį. Vartų ilgio sumažinimas yra labai svarbus norint sumažinti minimalų atstumą nuo įrenginio iki įrenginio standartinėse loginėse grandinėse, dėl istorinių priežasčių vadinamų kontaktiniu polipiščiu arba CPP.
„CPP mastelio keitimas visų pirma priklauso nuo vartų ilgio, tačiau prognozuojama, kad tai sustos ties 10 nanometrų vartų ilgiu“, – sakė Agrawal. Buvo galvojama, kad 10 nanometrų yra toks trumpas vartų ilgis, kad, be kitų problemų, per daug srovės nutekės per įrenginį, kai jis turėtų būti išjungtas.
„Taigi mes žiūrėjome, kaip stumti žemiau 10 nanometrų“, – sakė Agrawal. „Intel“ modifikavo tipinę vartų struktūrą, kad įrenginys turėtų tik vieną nanoskopą, per kurį tekėtų srovė, kai įrenginys įjungtas.
Suploninus tą nanosluoksnį ir modifikavus jį supančias medžiagas, komandai pavyko sukurti pakankamai efektyvų prietaisą, kurio vartų ilgis buvo vos 6 nm, o nanoskardė – vos 3 nm storio.
Galų gale mokslininkai tikisi, kad silicio užtvarų įrenginiai pasieks mastelio ribą, todėl „Intel“ ir kitur mokslininkai stengėsi pakeisti nanoskele esantį silicį 2D puslaidininkiais, tokiais kaip molibdeno disulfidas. Tačiau 6 nanometrų rezultatas reiškia, kad tų 2D puslaidininkių kurį laiką gali neprireikti.
„Mes neatsitrenkėme į sieną“, – sako Sanjay Natarajan, „Intel Foundry“ vyresnysis viceprezidentas ir technologijų tyrimų generalinis direktorius. „Tai įmanoma, o štai įrodymas… Mes gaminame tikrai gana gerą tranzistorių“, kurio kanalo ilgis yra 6 nanometrai.
Iš jūsų svetainės straipsnių
Susiję straipsniai visame internete
